Si535/536差分晶體振蕩器滿(mǎn)足數(shù)據(jù)中心交換機(jī)、路由器和存儲(chǔ)設(shè)備對(duì)超低抖動(dòng)性能的需求

　　CTI論壇(ctiforum)5月30日消息（記者 郭佳):高性能模擬與混合信號(hào)IC領(lǐng)導(dǎo)廠商Silicon Labs （芯科實(shí)驗(yàn)室有限公司, NASDAQ: SLAB）今日宣布推出新型晶體振蕩器（XO）系列產(chǎn)品，可為10G、40G和100G云計(jì)算和網(wǎng)絡(luò)設(shè)備應(yīng)用提供超低抖動(dòng)參考定時(shí)。新型Si535和Si536 XO采用Silicon Labs經(jīng)過(guò)市場(chǎng)驗(yàn)證的DSPLL®技術(shù)，提供無(wú)與倫比的性能、穩(wěn)定性和靈活度，非常適用于10/40G數(shù)據(jù)中心核心/接入交換機(jī)、存儲(chǔ)區(qū)域網(wǎng)絡(luò)設(shè)備、安全路由器、企業(yè)交換機(jī)/路由器，以及電信級(jí)以太網(wǎng)交換機(jī)和路由器等應(yīng)用。

　　為了滿(mǎn)足基于云計(jì)算服務(wù)的迅速增長(zhǎng)需求，數(shù)據(jù)中心設(shè)備過(guò)渡到更高速率串行數(shù)據(jù)傳輸，通常為10G或更快。另一個(gè)顯著趨勢(shì)是把交換、存儲(chǔ)和計(jì)算資源合并成少數(shù)部件，以最大限度提高能源效率。以上趨勢(shì)使具有高速串并轉(zhuǎn)換（SerDes）技術(shù)的處理器、以太網(wǎng)交換機(jī)IC和FPGA要求更低的抖動(dòng)定時(shí)參考。Silicon Labs Si535/536振蕩器提供超低抖動(dòng)和±20ppm穩(wěn)定性，完全滿(mǎn)足最先進(jìn)云計(jì)算和網(wǎng)絡(luò)設(shè)備的需求。

　　Si535/536 XO為常見(jiàn)的以太網(wǎng)和光纖通道參考頻率提供極佳的抖動(dòng)性能，在10kHz-1MHz時(shí)，抖動(dòng)有效值小于200fs。Si535/536振蕩器工作在2.5V和3.3V電壓下，支持LVDS和LVPECL輸出格式，可提供±20ppm和±31.5ppm總體穩(wěn)定性，并且能簡(jiǎn)單的連接各種處理器、交換機(jī)、PHY和FPGA。與Silicon Labs Si533xx差分時(shí)鐘緩沖器配合使用時(shí)，Si535/536 XO為需要多個(gè)高性能參考時(shí)鐘的SoC提供低抖動(dòng)時(shí)鐘生成和分發(fā)。

　　Si535/536振蕩器采用Silicon Labs DSPLL專(zhuān)利技術(shù)，在高速差分頻率下可提供低抖動(dòng)時(shí)鐘。傳統(tǒng)XO在每一個(gè)輸出頻率上都需要不同的晶體，而Si535/536 XO采用相同固定頻率晶體，提供超級(jí)穩(wěn)定性和可靠性，并利用DSPLL IC生成任意輸出頻率。此外，DSPLL時(shí)鐘合成器提供極佳的電源噪聲抑制能力，在數(shù)據(jù)中心和網(wǎng)絡(luò)系統(tǒng)中噪聲環(huán)境下更加容易生成低抖動(dòng)時(shí)鐘。

　　基于DSPLL技術(shù)的振蕩器可提供任何輸出頻率，與其他公司低抖動(dòng)XO不同，其無(wú)需切割和調(diào)諧特定的三次諧波（OT）晶體或表面聲波（SAW）器件。Silicon Labs基于混合信號(hào)IC的工藝流程還能加快工廠可編程產(chǎn)品的交貨時(shí)間，解決定制振蕩器交貨時(shí)間長(zhǎng)的問(wèn)題。Si535/536 XO樣品可于兩周內(nèi)交貨，為高性能頻率控制行業(yè)提供最短交貨時(shí)間。

　　Silicon Labs副總裁暨定時(shí)產(chǎn)品總經(jīng)理Mike Petrowski表示：“云計(jì)算交換機(jī)、路由器和存儲(chǔ)設(shè)備過(guò)渡到更高速率的串行數(shù)據(jù)鏈路，因此對(duì)高性能定時(shí)的需求不斷提高。我們把優(yōu)異的性能、簡(jiǎn)單的器件定制和高效的生產(chǎn)流程相結(jié)合，可為標(biāo)準(zhǔn)的和定制的任意頻率XO提供最短最可靠的交付周期，幫助客戶(hù)縮短產(chǎn)品設(shè)計(jì)時(shí)間，解決令人頭疼的供應(yīng)鏈問(wèn)題。”