此外，近年來以硅光為代表的光子集成技術(shù)有了長(zhǎng)足的積累和發(fā)展，使得大規(guī)模的光電集成越來越具備產(chǎn)業(yè)化條件。因此，光電合封技術(shù)也具有了產(chǎn)業(yè)化可行性。
今日，在由CIOE中國(guó)光博會(huì)與C114通信網(wǎng)聯(lián)合推出的“2023中國(guó)光通信高質(zhì)量發(fā)展論壇”系列“數(shù)據(jù)中心光互聯(lián)技術(shù)研討會(huì)”上，京東光互聯(lián)架構(gòu)師陳琤介紹了光電合封技術(shù)的特點(diǎn)以及在數(shù)據(jù)中心領(lǐng)域的應(yīng)用前景等。
光電合封技術(shù)三大優(yōu)勢(shì)
陳琤指出，光電合封技術(shù)具有三大優(yōu)勢(shì)：一是信號(hào)完整性。由于光收發(fā)器件和ASIC芯片封裝在一起，極大地縮短板端電信號(hào)傳輸距離，減少對(duì)信號(hào)的補(bǔ)償，不但提高了信號(hào)傳輸質(zhì)量，同時(shí)也使得PCB版的layout布局更為靈活。
二是高集成度。單芯片的交換帶寬已經(jīng)來到25.6T和51.2T，對(duì)設(shè)備的尺寸和集成度提出進(jìn)一步要求。另外，光電合封意味著直接將光信號(hào)從合封芯片引到面板上，能夠提高設(shè)備面板的連接密度。
三是低成本。如果采用成熟的CMOS工藝實(shí)現(xiàn)光學(xué)器件和電學(xué)器件的集成，將帶來可觀的成本節(jié)約。另外光電合封的系統(tǒng)功耗也會(huì)遠(yuǎn)小于分立可插拔式的架構(gòu)。
光電合封在DCN中的應(yīng)用前景
展望可見的未來，112G SerDes即將到來，51.2T和102.4T交換容量的交換節(jié)點(diǎn)，將給可插拔模塊的應(yīng)用帶來挑戰(zhàn)。交換芯片到面板的高密度電信號(hào)傳輸將變得十分困難，光電合封技術(shù)或?qū)l(fā)揮其優(yōu)勢(shì)。
那么究竟多高的速率下我們才必須采用光電合封技術(shù)呢?
陳琤表示，一般認(rèn)為，當(dāng)serdes傳輸速率發(fā)展到112G的時(shí)候，雖然通過對(duì)傳輸介質(zhì)優(yōu)化和信號(hào)完整性的補(bǔ)償，也能實(shí)現(xiàn)ASIC芯片到面板的電連接，但是在單芯片交換容量達(dá)到51.2T及以上的時(shí)候，大量的到面板的電連接將使得PCB layout設(shè)計(jì)變得十分具有挑戰(zhàn)性。此時(shí)，光電合封將體現(xiàn)出足夠的優(yōu)勢(shì)。
結(jié)合數(shù)據(jù)中心網(wǎng)絡(luò)架構(gòu)的演進(jìn)情況，光電混合封裝將有可能在下一代的112G serdes架構(gòu)中投入使用，在高密度的交換節(jié)點(diǎn)采用光電合封的形式，在spine層甚至是leaf層取代傳統(tǒng)的可插拔式光連接方案。
當(dāng)然，光電合封的產(chǎn)業(yè)化也面臨著諸多挑戰(zhàn)。由于不可熱插拔的內(nèi)置結(jié)構(gòu)，光電合封的可靠性要比光模塊的可靠性高一到兩個(gè)數(shù)量級(jí)，才能保障整個(gè)系統(tǒng)的可用性。另外，大規(guī)模的光電集成還會(huì)帶來高密度光纖連接的管理問題，散熱管理問題以及封裝測(cè)試的良率問題。因此，光電合封技術(shù)真正投入實(shí)際使用，還需要產(chǎn)業(yè)界進(jìn)一步的摸索和實(shí)踐。
