欧美,精品,综合,亚洲,好吊妞视频免新费观看,免费观看三级吃奶,一级a片女人自慰免费看

您當(dāng)前的位置是:  首頁 > 技術(shù) > 技術(shù)動態(tài) >
 首頁 > 技術(shù) > 技術(shù)動態(tài) > 中國全自主可控Chiplet高速串口標(biāo)準(zhǔn)ACC 1.0發(fā)布 基于國內(nèi)封裝及基板供應(yīng)鏈進(jìn)行優(yōu)化

中國全自主可控Chiplet高速串口標(biāo)準(zhǔn)ACC 1.0發(fā)布 基于國內(nèi)封裝及基板供應(yīng)鏈進(jìn)行優(yōu)化

2023-03-21 15:58:55   作者:   來源:IT之家   評論:0  點(diǎn)擊:


  近日,清華大學(xué)姚期智院士代表中國 Chiplet 產(chǎn)業(yè)聯(lián)盟,聯(lián)合國內(nèi)外 IP 廠商、國內(nèi)領(lǐng)先封裝廠商、國內(nèi)領(lǐng)先系統(tǒng)與應(yīng)用廠商共同發(fā)布了《芯;ヂ(lián)接口標(biāo)準(zhǔn)》- Advanced Cost-driven Chiplet Interface(ACC),該標(biāo)準(zhǔn)由交叉信息核心技術(shù)研究院牽頭,中國 Chiplet 產(chǎn)業(yè)聯(lián)盟共同起草。目前該標(biāo)準(zhǔn)涉及相關(guān)的團(tuán)體標(biāo)準(zhǔn)、行業(yè)標(biāo)準(zhǔn)在申請中。

  據(jù)介紹,《芯;ヂ(lián)接口標(biāo)準(zhǔn)》ACC 1.0 標(biāo)準(zhǔn)為高速串口標(biāo)準(zhǔn),著重基于國內(nèi)封裝及基板供應(yīng)鏈進(jìn)行優(yōu)化,以成本可控及商業(yè)合理性為核心導(dǎo)向。

  中國 Chiplet 產(chǎn)業(yè)聯(lián)盟本次發(fā)布的《芯粒互聯(lián)接口標(biāo)準(zhǔn)》ACC 為 32G 以上帶寬的高速串口標(biāo)準(zhǔn),側(cè)重于針對國產(chǎn)基板及封裝供應(yīng)鏈體系的優(yōu)化和適用性,以及成本可控。

  兩者的適用性區(qū)別主要在于面向的行業(yè)領(lǐng)域以及最終用戶場景可接受的成本結(jié)構(gòu):在追求超高性能計(jì)算的領(lǐng)域,盡管 UCIe 所需采用的先進(jìn)封裝量產(chǎn)成本可能占到芯片總成本的 60%~70% 甚至更高,但以小面積芯粒互聯(lián)的方式可有效解決先進(jìn)工藝制程下大面積芯片良率痛點(diǎn),在出貨量較大的情況下具有較高的商業(yè)價(jià)值。而在成本較為敏感、出貨量規(guī)模有限、供應(yīng)鏈能力偏弱、保供要求較高的諸多下游領(lǐng)域,采用 ACC 標(biāo)準(zhǔn)更加能夠滿足商業(yè)可行性的需求。

  當(dāng)前國內(nèi)外主流半導(dǎo)體巨頭均有根據(jù)自身產(chǎn)品需求所采用的內(nèi)部互聯(lián)標(biāo)準(zhǔn),但均未對外授權(quán)開放使用,中國 Chiplet 產(chǎn)業(yè)聯(lián)盟發(fā)布的 ACC 標(biāo)準(zhǔn)就是要順應(yīng)行業(yè)發(fā)展潮流,以商業(yè)落地為主要目標(biāo),通過差異化的技術(shù)優(yōu)勢以及極具吸引力的授權(quán)價(jià)格,最終取得市場廣泛使用及推廣。

  有別于 UCIe 基于全球供應(yīng)鏈及先進(jìn)封裝,ACC 標(biāo)準(zhǔn)基于國產(chǎn)基板及封裝能力在接口層面進(jìn)行優(yōu)化,并且以成本可控作為主要切入點(diǎn)。ACC 標(biāo)準(zhǔn)在聯(lián)盟內(nèi)部已經(jīng)推動了相關(guān)企業(yè)進(jìn)行研發(fā),相關(guān)企業(yè)近期將陸續(xù)推出基于 ACC 標(biāo)準(zhǔn)的相應(yīng)接口產(chǎn)品,并以此推動基于 Chiplet 的異構(gòu)集成相關(guān)方案,以解決國內(nèi)大算力需求 SoC 市場普遍存在的開發(fā)周期長、風(fēng)險(xiǎn)大、迭代慢、投入大等痛點(diǎn)。

  從應(yīng)用領(lǐng)域來看,ACC 標(biāo)準(zhǔn)更加適用于各類異構(gòu)計(jì)算場景,如各類 AI 加速產(chǎn)品、GPU、FPGA、多核 CPU Die 內(nèi)已經(jīng)互聯(lián)后與其他異構(gòu)模塊交互等。對多個(gè)單核 CPU 互聯(lián)中數(shù)據(jù)流不可預(yù)知的 Coherence 交互場景,ACC 標(biāo)準(zhǔn)的延遲對整體性能影響較大。

【免責(zé)聲明】本文僅代表作者本人觀點(diǎn),與CTI論壇無關(guān)。CTI論壇對文中陳述、觀點(diǎn)判斷保持中立,不對所包含內(nèi)容的準(zhǔn)確性、可靠性或完整性提供任何明示或暗示的保證。請讀者僅作參考,并請自行承擔(dān)全部責(zé)任。

相關(guān)閱讀:

專題

CTI論壇會員企業(yè)